


第5章

統合開発環境で 設計から検証までを 体験する

— Active-HDL活用チュートリアル

藤永康博



今回のサンプルは,2けたの入力を持つカウントダウン・タイマです(図1).テンキーで入力する時間をセットします.[Start]ボタンを押すとカウントダウンを開始します.カウント値が0になるとブザーが鳴ります.ブザーを止める時には[Stop]ボタンを押します.HDLで記述した回路が正しく動作しているかどうかを HDLシミュレータの「Active-HDL」を用いて検証します.

図2に今回作成する回路のブロック図を示します.conv ブロック,control ブロック,conut ブロックの三つのブ




図1 カウントダウン・タイマのイメージ

2けたの入力を持ち,テンキーで入力する時間をセットする.[Start]ボタンを押すとカウントダウンを開始する.カウント値が0になるとブザーが鳴る.ブザーを止める時には[Stop]ボタンを押す.




図2 カウントダウン・タイマのブロック図

三つのブロックで構成されているとてもシンプルな回路である.

KeyWord

Active-HDL, カウントダウン・タイマ, IPコア, ワークスペース, 入力パターン

ロックで構成されているとてもシンプルな回路です.

conv ブロックは, 10 ビットのワンホット値を4 ビットのバイナリ値に変換します. count ブロックは,入力された値のカウントダウンを行います. control ブロックは,全体の制御ブロックです.

● ボトムアップ方式で設計する

今回は,ボトムアップ方式で回路の設計を進めます(**図**3).まず,三つのコンポーネント・ブロックを作成します.




図3 カウントダウン・タイマの設計手順

今回は,ボトムアップ方式で回路の設計を進める.




図4 カウントダウン・タイマの検証手順

入力パターンは , GUI(graphical user interface)を使って作成する .

その後, それらのコンポーネントを使ってカウントダウン・タイマ回路(トップ階層)を作成します.

count ブロックとcontrol ブロックについては,あらかじめ設計済みのIP(intellectual property)コアを使用します.これは付属 DVD-ROM に収録されています(表1).convブロックは新しく作成します.

● シミュレーションで検証する

設計した回路のシミュレーションを行います、今回は GUI(graphical user interface)を使って入力パターンを与えます、入力パターンが簡単なときには, GUI を使うと手軽にシミュレーションできて便利です、検証の手順を**図**4に示します。

2. カウントダウン・タイマの設計

Windows のデスクトップにあるアイコンをダブル・クリックして、Active-HDL を起動します.

表1 あらかじめ設計済みの機能プロック

ファイル名	説 明
bcdcounter.vhd	カウンタ・ブロックを構成する VHDL ファイル .
count.bde	カウンタ・ブロック本体. Active-HDL のブロック・ダイヤグラム・エディ タで作成したもの. bcdconter.vhd を下位階層に持つ.
control.asf	制御ブロック. Active-HDL のステート・マシン・エディタで作成した.






図5 プロジェクト(ワークスペース)の作成

Active-HDLでは,プロジェクトのことをワークスペース(workspace)と呼んでいる.







● プロジェクト(ワークスペース)の作成

プロジェクトの作成手順を図5に示します.

1)ワークスペースの新規作成

Active-HDL を起動すると, Getting Started ウィンドウ が表示されます. プロジェクトを新しく作成したいので, 「Create new workspace」をチェックし, [OK]ボタンを クリックします.

最近は、「プロジェクト」という単位で設計を管理する ツールが多いようです.Active-HDLでも同様のしくみで 設計を管理しますが、プロジェクトのことを「ワークスペー ス(workspace)」と呼んでいます.ワークスペースは、プ ロジェクトと同じようなものと理解してください.

なお, すでに作成済みのワークスペースがある場合は, Open existing workspaceのボックスにリスト表示されます. ワークスペースを選択して[OK]ボタンを押すと, そのワークスペースが開きます.

2) ワースペースの設定

New Workspace ウィンドウでは, 作成するワークスペースの名前を入力します. 今回は「Design0」とします注1.

注1:付属 DVD-ROM に収録されている Active-HDL Student Edition は , ワークスペース名として「Design0」から「Design10」までのいずれかの 名称しか使用できない制限がある . 「Add New Design to Workspace」をチェックして[OK] ボタンをクリックします.

Select the location of the workspace folder にはインストール時に設定したパス(デフォルトなら c:\my_designs\mathbf{\psi}) が表示されています.ワークスペースのフォルダは,my_designの直下にDesign0という名称で作成されます.

3)デザインの新規作成

Active-HDLでは,ワークスペースに「デザイン(design)」を作成し,そこでHDLコードの作成や既存のHDLコードの読み込みを行って,設計を進めていきます.

New Design Wizardでは,このデザインの設定を行います.今回は新しいデザインを作成するため,ウィザードの1ページ目では「Create an empty design」にチェックして[次へ]ボタンをクリックします.

4) デザイン情報の入力

ウィザードの2ページ目では,作成するデザインに関する情報を入力します.今回は Default HDL Language で「VHDL」を選択します.ほかの項目はブランクのまま,[次へ]をクリックします 12 .

5)デザイン名の入力

ウィザードの3ページ目では,デザインの名前を入力します.今回は,Type the design name として「DesignO」と入力します $^{\pm 3}$. The name of the default working library of the design のボックスにはデザインと同じ名称が自動的に入力されます.

6)デザインの確認

ウィザードの4ページ目では,設定したデザイン名を確認します.[完了]ボタンをクリックすれば,ワークスペースとデザインの作成が完了します.

7)メイン画面の表示

ワークスペースとデザインの作成が終了すると Active-HDLのメイン画面が表示されます. Active-HDLの画面は,メニュー,デザイン・ブラウザ,作業スペース,コンソールで構成されています.


■ コンポーネントの作成(読み込み)

カウントダウン・タイマを構成する三つのコンポーネン

注2:他社の論理合成ツール,配置配線ツールを使用する場合は,この画面で選択すれば,Acitve-HDLにブラグインして使用できる.プラグインできるツールは「Synthesis tool」,「Implementation tool」のブルダウンで確認できる.

注3:デザイン名もワークスペースと同様に「Design0」から「Design10」までの名称しか使用できない.





トを作成します、今回は付属 DVD-ROM に収録済みのファイルを使用します、エディタなどを使って HDL ソース・コードを作成した後をイメージしてください、

1) コンポーネントの読み込み

コンポーネントの読み込みは,メニューから「Design」「Add Files to Design」で行います.

図6のように,すべてのファイルを選択し,Make local copy にチェックが入っていることを確認して,[Add]ボタンをクリックします.すると,デザイン・ブラウザにファイルが登録されます.

2) bcdcounter.vhd の確認とコンパイル

読み込んだファイルの内容確認とコンパイルを行います. デザイン・ブラウザで「bcdcounter.vhd」をダブル・クリックします.すると,作業スペースに VHDL ソースコードが表示されます. Active-HDLのテキスト・エディタでは, HDL, C, Tcl などの構文をカラー表示します.

デザイン・ブラウザの Files タブで ,「bcdcounter.vhd」を右クリックして表示されるメニューから「Compile」を選択します(図7). コンパイルが正常に終了したら , コンソールにメッセージ(Compile success)が出力され , ファイル名の左横に緑のチェックが付きます .

作業スペースの bcdcounter.vhd タブを右クリックして 表示されるメニューから「Close」を選択し,ウィンドウを 閉じます.

3) count.bde の確認とコンパイル

次に,デザイン・ブラウザで「count.bde」をダブル・クリックします.すると,作業スペースにブロック・ダイヤグラムが表示されます(図8).

このブロックは bcdcounter.vhd をコンポーネントとして作成されています. U1とU2のブロックをダブル・クリックすると, ブロックの内容である bcdcounter.vhd のコードが作業スペースに表示されます.

デザイン・ブラウザの count.bde タブを右クリックし, 表示されるメニューから「Compile」を選択してコンパイル を行います.コンパイルが正常に終了すれば,VHDLコー ドとシミュレーション・ライブラリが生成されます.

デザイン・ブラウザで count.bde を展開すると, count. vhd と count (count)が生成されていることが分かります. 「count.vhd」をダブル・クリックすると作業スペースにソース・コードが表示されます.

4) control.asf の確認とコンパイル

デザイン・ブラウザで「control.asf」をダブル・クリックすると,作業スペースにステート・マシン・エディタが表示されます(図9).上の方に並んでいるのが入出力ポートです.Sreg0で囲まれた枠内にステート・マシンが記述されています.




図8 count.bde の確認とコンパイル




図9 control.asf **の確認とコンパ** イル

デザイン・ブラウザの control.asf タブを右クリックして ,表示されるメニューから「Compile」を選択し , コンパイルを行います . コンパイルが正常に終了すると , control.asfの下に control.vhd と control (control)が生成されます .

5)conv **ブロックの作成**

conv ブロックを作成します.今回は, IPコア・ジェネレータという機能を使用します.メニューから「Tools」「IP CORE Cenerator」を選択します.

コード変換を行う回路を生成する Code Converters を使用します(図10). IP コア・ジェネレータの画面から「Code Converters」をクリックすると,作業スペースに入力画面が表示されるので,10 ビットの1 ホット("1"アクティブ)信号をバイナリ値に変換する回路になるように設定します.回路が生成されると,デザイン・ブラウザにip_core フォルダと conv フォルダが追加されます.conv フォルダを展開すると,三つのファイルが格納されています(表2).






図 10 conv **ブロックの作成**

IPコア・ジェネレータにより、コード変換を行う回路を生成する、回路の仕様をGUIで入力すると、自動的に生成される、

作業スペースの IP コア・ジェネレータ・タブ(C:¥ progra...と表記)を右クリックして,表示されるメニューから「Close」を選択して,IPコア・ジェネレータを終了します.

6) **自動生成された HDL コードの修正とコンパイル**

デザイン・ブラウザで「conv.vhd」をダブル・クリックして,作業スペースにソース・コードを表示します.自動生

表2 IP コア・ジェネレータにより生成されるファイル

ファイル	説明
conv.bds	生成された VHDL ファイルに相当するシンボル . ブロック・ダイヤグラムで使用可能
conv.do	生成された VHDL ファイルをコンパイルするためのマクロ・ファイル
conv.vhd	生成された VHDL ファイル





図11 新規プロック・ダイヤグラムの作成

リスト1 自動生成されたHDLコードの修正



成されたコードは,完全に期待通りのものとは限りません. 今回は,1ホット以外の値が入った場合に無効な値として 処理させるために,49行目を**リスト**1のように修正します.

「conv.vhd」を右クリックして,表示されるメニューから「Compile」を選択し,修正した conv.vhd をコンパイルします.

● トップ階層の作成

ブロック・ダイヤグラムで三つのコンポーネントを配置・配線し,トップ階層を作成します.


1)新規プロック・ダイヤグラムの作成

デザイン・ブラウザの「Add New File」を右クリックして,表示されるメニューから「New」「Block Diagram」を選択して,プロック・ダイヤグラムを新規に作成します(図11).すると,New Source File Wizard が起動します.

ウィザードの1ページ目では、設定後に生成されるファイルをデザイン・ブラウザ内に追加する指定を行います. 「Add the generated file to design」にチェックを入れ, [次へ]ボタンを押します.

特集 1

無償ツールでLSIの設計と検証を体験



ウィザードの2ページ目では,生成する設計言語を選択します.「VHDL」をチェックして[次へ]ボタンを押します. ウィザードの3ページ目では,ブロック・ダイヤグラムの名前と,Entity名,Architecture名を入力します.Entity名とArchitecture名を入力しない場合は,ブロック・ダイヤグラムと同じ名前で生成されます.ここではブロック・ダイヤグラムの名前として「top」だけを入力し,[次へ]ボタンを押します.

ウィザードの4ページ目では,トップ階層の入出力ポートを設定します.[New]ボタンを押し,Name 欄にポート名として「clk」と入力します.入力ポートであれば,Port directionで「in」をチェックします.これで画面左のブロッ

クにclkが追加されます.lowのようなバスを指定するときには,Array Indexesにバス幅を入力します.low[3:0]の4ビット・バスであれば,左の欄に「3」,右の欄に「0」を入力します.この手順を繰り返して,図2で示したブロック図のように,入出力ポートを配置していきます.出力ポートでは,Port directionで「out」をチェックします.入出力ポートを設定したら,[完了]ボタンを押します.

2) コンポーネントの配置

用意した三つのコンポーネントを top ブロックに配置します. 配置には Symbols Toolbox を利用します(**図**12).

ブロック・ダイヤグラムの右に表示される Symbols Toolbox には,デザインに含まれるコンポーネントが表示




図12 コンポーネントの配置

(特集) 無償ツールでLSIの設計と検証を体験






図13 コンポーネントの接続

されています.各ブロックをクリックすると,シンボルが表示されます.

Symbols Toolbox で「conv」を選択し,表示されたシンボルをブロック・ダイヤグラムヘドラッグ&ドロップします.同様に「control」と「count」をSymbols Toolbox からドラッグ&ドロップします.

シンボルの配置が完了したら, Symbols Toolbox を閉じます.

3) コンポーネントの接続

配置したコンポーネント間の信号を接続します.

まず,入力ポートkey_input[9:0]とconv ブロックの入力key_input[9:0]を接続します(**図**13).マウスのカーソルを入力ポートに合わせます.カーソルが「」から「+」に変化したのを確認して,マウスを左クリックします.conv ブロックの入力ポートへマウスを移動し,もう一度マウスを左クリックします.これで二つの入力を接続します.

同じ要領で,すべての配線を接続します.バスとワイヤは,ポートの状態に合わせて自動認識されます.例えば,入力ポートのclkとcontrolブロックの入力clkを接続すると,ワイヤで接続されます.配線が完了したら,セーブしておきます.

3. シミュレーションによる検証

サンプル回路の HDL ソース・コードの作成が終了しました.次に記述した回路が正しく動作するかどうか確認する必要があります.ここでは,シミュレーションによる検

証を行います.

● デザインのコンパイル

まず,デザイン全体をコンパイルします.

● シミュレーションの初期化

初めに、コンパイル後に生成されたライブラリのトップ 階層を指定します、デザイン・ブラウザのワーキング・ラ イブラリ「DesignO library」を展開し、「top (top)」を右ク リックして表示されるメニューから「Set as Top-Level」 を選択します.


次に,メニューの「Simulation」「Initialize Simulation」を選択します.エラボレーションが実行され,シミュレータが起動します.シミュレータが起動するとデザイン・ブラウザが自動的に Structure タブに移動し,階層が表示されます.

● 入力パターンの設定

1)トップ階層の全信号を波形ウィンドウに追加

波形ウィンドウを起動し,観測信号を追加します(**図** 14).デザイン・ブラウザの「top(top)」を波形ウィンドウにドラッグ&ドロップすると全信号を追加できます.

波形ウィンドウで入力信号と出力信号を見やすくするため,空白の行を挿入します.波形ウィンドウの「Bus159」








図 15 clk 信号の設定

を右クリックして,表示されるメニューから「Insert Empty Row」を選択します.同様に「key_input」を右クリックし,「Insert Empty Row」を選択します.

2) clk 信号の設定

今回は入力パターンの設定に「Stimulators」という機能を使用します.

波形ウィンドウの「clk」を右クリックして,表示されるメニューから「Stimulators」を選択します(**図**15). Stimulatorsウィンドウでは, Typeで「Clock」を選択すると,クロック周波数を設定する項目が表示されます.今回はデフォルトのままにします.設定が終了したら,[Apply]ボタンをクリックします.波形ウィンドウのclk行を見ると「Clock」が指定されたことを確認できます.

3) rst 信号の設定


Stimulators 画面を起動したまま,波形ウィンドウの「rst」をクリックすると, Stimulators 画面に「rst」が追加されます.

Stimulators画面の「rst」をクリックし,「Type」で「Fomula」を選択します. 図16に示したように入力を行って,[Apply]ボタンをクリックします.

4) start 信号と stop 信号の設定

シミュレーション実行中にキーボードの「Q」を押すと, 入力「start」がトグルするように設定します(**図**17).

Stimulators 画面を起動したまま,波形ウィンドウの「start」をクリックすると, Stimulators 画面に「start」が追加されます. Type 欄では「Hotkey」を選択します. そし



Stimulators Signals | Hotkeys | Predefined | Allows you to control the stimulator value using the keyboard Signals:
Name

V clk

V rst 010 A Press new hotkey: Value 0,1 Hotke; ▼ Go to the Hotkeys tab to select values to toggle. ☐ Display paths Apply Strength: Override ¥ Stimulators Allows you to control the stimulator value using the keyboard Signals:
Name

✓ clk

✓ rst

✓ start


✓ stop Type Clock Formula 010 Value W Toggled values: 0,1 Hotke; ▼ Go to the Hotkeys tab to select values to toggle. ☐ Display paths Apoly Strength: Override Close

図17 start 信号とstop 信号の設定

Name	Value	Stimulator
лг NET324		
∓ лгBUS159		
⊳ clk	1	Clock
D- rst		Formula
D-start		Q
D- stop		w
	Y	
⊳ keyjnput(9)		9
⊳ keyjnput(8)		8
⊳ keyjnput(7)		7
D- key_input(6)		6
D- key_input(5)		5
D- key_input(4)		4
D- keyjnput(3)		3
r keyjnput(2)	1	2
⊩ keyjnput(1)		1
= key_input(0)		0

図18 キー入力の設定

(特集) 無償ツールでLSIの設計と検証を体験



		1,000	gn <u>Simulation Waveform Tools Window H</u> elp	4
	100	RQ.	よ B Q Q Q Q W U H M I M I 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
Name	Value	Stimulator	1 20 1 40 1 60 1 80 1 10 100 ns 1 140 1 160 1 180 1 200 1 220 1 240	() ns
ar NET203	0			
AF NET324	0			
+ № BUS159	F		<u>(F</u>	_
D- clk	0	Clock		-
D- rst	0	Formula		
D- start	0	Q		
D- stop	0	W		
= D-keyjnput	000		(000	
⊳ keyjnput(9)	0	9		
D- keyjnput(8)	0	8		
D- keyjnput(7)	0	7		
D- keyjnput(6)	0	6		
⊳ keyjnput(5)	0	5		
r keyjnput(4)	0	4		
D- keyjnput(3)	0	3		
D- keyjnput(2)	0	2		
D- key,input(1)	0	1		
⊏- key_input(0)	0	0		_
-O buzzer	0			_
∓ -o high	0	1	(D)(0)	-

図19 ステップ実行

て,パソコンのキーボードの「Q」キーを押すと, Press new hotkey 欄に「Q」が設定されます.また, Signals 欄の start にチェックが入り, Q と表示されます.

同様に stop 信号も設定します. stop 信号のトグルには「W」キーを使うように設定します.

5) key_input 信号の設定

key_input では,0から9までの数をキーボードに割り付けます.波形ウィンドウの「key_input」を展開します.

後はstart 信号のときと同じように、key_input の各入力にキーを割り付けていきます。0の割り付けでは、波形ウィンドウの「key_input(0)」を選択し、Stimulators ウィンドウで「Hotkey」を選択してから、パソコンのキーボードの「0」キーを押します。[Apply]ボタンをクリックすると、0キーの割り付けが完了します。9までの10個のキーの設定

が終了したら, Stimulators ウィンドウの[Close]ボタンを クリックします.

波形ウィンドウの入力が,**図**18のように設定されているかどうかを確認してください。

● シミュレーションの実行

今回はステップ実行を行いながら(入力信号に割り当てた キーボードを操作しながら)シミュレーションを行います.

ステップ実行を行うには,**図**19に示すボタンをクリックします.ボタン右横のボックスに1回のステップで実行される時間が示されています.また,キーボードの「F5」キーを押しても同じ操作ができます.

ボタンまたは「F5」キーを1回押すと,シミュレーションが100nsまで進みます.もう一度押すと,200nsまでの波




図20 時間のセットをシミュレーション -



形が表示されます.

1)タイマに時間をセット


タイマに時間をセットする動作をシミュレーションします. ここでは12をセットします(**図**20).

 $key_input(1)$ の値を0から1に変化させるために1」キーを押します.波形ウィンドウでは $key_input(1)$ の Value が1になります.

シミュレーションをさらに 200ns 進めます. 350ns のク

ロックの立ち上がりで low の値が 1 になっていることが分かります.もう一度 「1」キーを押して key_input(1)の入力値を 0 に戻します.

次に「2」キーを押して key_input(2)の入力値を1に変化させます.波形ウィンドウの key_input(1)とkey_input(2)の Value がそれぞれ0,1になっていることを確認して,シミュレーションをさらに200ns進めます.波形は600nsまで表示されています.550nsのクロックの立ち上



Design Wave Books

好評発売中

実用 HDL サンプル記述集

まねして身につけるディジタル回路設計

鳥海佳孝/田原迫仁治/横溝憲治 共著 B5変型判 264ページ CD-ROM付き 定価 2,940円(税込) ISBN 4-7898-3358-5

本書は、ASIC、FPGA、カスタムLSIなどを開発しているディジタル技術者必携の実用書です。設計業務において使用頻度の高い回路のVHDL/Verilog HDLソースを多数紹介しています。例えば、シフト・レジスタやプライオリティ・エンコーダのような基本回路から、FIFO、パリティ、フレーム同期、アドレス・デコーダ、バス・インターフェースといった実用回路まで解説しています。さらに、テストベンチのサンプル記述や、Verilog HDLシミュレータのPLI活用法も紹介しています。

付属 CD-ROM には,本書で紹介するすべてのサンブル記述,論理合成ツールや HDLシミュレータなどの設計ツール(評価版)が収録されています.

内容 第1章 設計再利用を考慮して HDL を記述しよう


CQ出版社

第2章 実用回路のサンプル記述

第3章 テストベンチのサンプル記述

第4章 システム検証のためのサンプル記述

〒 170-8461 東京都豊島区巣鴨 1-14-2 販売部 TEL.03-5395-2141








図22 ブザーの動作をシミュレーション





図21 カウントダウンをシミュレーション



がりで信号 high に 1 が , low に 2 が出力されていることが確認できます . key_input(2)の入力値を 0 に戻すために「2」キーを押します .

2)カウントダウンの開始

カウントダウンの動作をシミュレーションします.

Start 信号の値を1 に変化させるため ,「Q」キーを押します . シミュレーションを進めていくとカウントダウンの様子が確認できます(**図**21).

3) ブザーの動作

カウント値が0になるまで,シミュレーションを進めて

いきます.1950nsで出力が0になります.出力が0になった次のクロックの立ち上がり(2050ns)で出力信号 buzzerが1に変化します(**図**22).

「Q」キーを押してstart の値を0に戻しておきます。その後、「W」キーを押してstopを1にします。

シミュレーションを進めると, stop 信号が1 になった次のクロックの立ち上がりで buzzer が0 に変化します.

ふじなが・やすひろ (株)ソリトンシステムズ